PAT-NO:

JP405289758A

DOCUMENT-IDENTIFIER: JP 05289758 A

TITLE:

ADJUSTING METHOD FOR OUTPUT VOLTAGE OF VOLTAGE REGULATOR

PUBN-DATE:

November 5, 1993

INVENTOR-INFORMATION:

NAME

MOTAL HIROAKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SEIKO INSTR INC

N/A

APPL-NO:

JP04093035

APPL-DATE: April 13, 1992

INT-CL (IPC): G05F001/10

ABSTRACT:

PURPOSE: To make a voltage regulator with high yield by enabling the highly accurate adjustment of output voltage by dividing an adjustable resistance group into the two of 2<SP>m</SP>×R and 2<SP>n</SP>×R.

CONSTITUTION: A voltage regulator made into a CMOS monolithic IC is composed of a reference voltage circuit, a resistance, an error amplifier and an output transistor. This resistance is composed by serially connecting (m) serial resistance groups r<SB>mi</SB> (i=1 to 4) where the ith resistance value is 2<SP>i-1</SP>×:R and (n) resistance group r<SB>ni</SB> (i=1 to 3) where the ith resistance is 2<SP>i-1</SP>×R. At first, a link cut is performed so that resistance value may be smaller than a desired resistance value within the range which is adjustable by the resistance groups r<SB>mi</SB>. output voltage is measured and the highly accurate adjustment of the output voltage is performed by performing the link cut of the resistance corresponding to the difference of the output voltage and the desired output voltage of the resistance group r<SB>ni</SB>. Thus, the highly accurate adjustment of the output voltage becomes possible.

COPYRIGHT: (C)1993, JPO& Japio

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-289758

(43)公開日 平成5年(1993)11月5日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

G05F 1/10

L 8209-5H

B 8209-5H

審査請求 未請求 請求項の数1(全 4 頁)

(21)出願番号

特願平4-93035

(71)出願人 000002325

セイコー電子工業株式会社

東京都江東区亀戸6丁目31番1号

(22)出願日 平成4年(1992)4月13日

(72)発明者 馬渡 宏明

東京都江東区亀戸6丁目31番1号 セイコ

一電子工業株式会社内


(74)代理人 弁理士 林 敬之助

(54)【発明の名称】 ポルテージ・レギュレータの出力電圧調整方法

(57)【要約】

【目的】 ボルテージ・レギュレータの出力電圧を粗調整後に微調整することによって、高歩留りな製品を提供する。

【構成】 基準電圧回路と、第1と第2の抵抗と、誤差 増幅器と出力トランジスタとからなるボルテージ・レギ ュレータにおいて、第1の抵抗を等比級数的に増加する 粗調整用と微調整用の2つの直列抵抗群の直列接続から なる抵抗群として出力電圧を高精度に調整する。



【特許請求の範囲】

【請求項1】 ゲートが誤差増幅器の出力端子に接続さ れると共に、前記ゲート以外の主電極の一方が電圧供給 端子に接続される出力トランジスタと、前記出力トラン ジスタの他方の主電極と前記誤差増幅器の一方の入力端 子との間に接続される第1の抵抗と、前記第1の抵抗に 直列に接続される第2の抵抗と、前記誤差増幅器の他方 の入力端子に接続される基準電圧回路とからなるボルテ ージ・レギュレータにおいて、前記第1の抵抗は抵抗値 接続された複数個の抵抗を有する第1の抵抗群と抵抗値 がそれぞれ $2^n R (n=0, 1, 2, -)$ である直列接 続された複数個の抵抗を有する第2の抵抗群との直列接 続からなると共に前記第1及び第2の複数個の抵抗には リンク部材が並列に接続されており、前記第1の抵抗群 に付加された前記リンク部材を選択的にレーザ光線によ って切断して出力電圧を粗調整後、前記第2の抵抗群に 付加された前記リンク部材を選択的にレーザ光線によっ て切断して出力電圧を微調整するボルテージ・レギュレ ータの出力電圧調整方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、CMOSモノリシッ*

$$V_0 = [(R_1 + R_2)/R_2] \times V_{ref}$$

ここで、R₁ 、R₂ は図2の抵抗R₁ 、R₂ の抵抗値で あり、Vref は基準電圧回路1の出力電圧(以下、基準 電圧と呼ぶ)値である。基準電圧値Vref は、プロセス の変動によるバラツキを含んでいるので、これの出力電 圧Voへの影響を抑えるために、式(2)が近似的に成※

$$R_1 = \sum_{i=1}^{m} a_i 2^m \times R = (V_0 / V_{ref} - 1) \times R_2 \cdots (2)$$

[0006] CC $[a_i = 0]$ at [1] $[a_i = 0]$ うにして、出力電圧Vo は所望の値に調整される。例え ば、図3のような抵抗R1 を使って10kΩの抵抗を作 る場合、 $R=1k\Omega$ とすれば、

 $R_1 = r_1 + r_3 = 8 k \Omega + 2 k \Omega = 10 k \Omega$ だから、リンク部材L1とL3をカットするとよい。た だし、抵抗にはバラツキによる誤差があるので、それを ±10%とすると実際には9~11kΩの抵抗値が得ら れることになる。

[0007]

【発明が解決しようとする課題】しかし、実際には抵抗 R」を構成する各抵抗のプロセスのバラッキや、コンパ レータのオフセット電圧のために理論上の出力電圧値と 実物で差があり、高い出力電圧精度を得ようとした場 合、歩留りを低下させるという課題があった。そこでこ の発明の目的は、従来のこのような課題を解決するた め、抵抗R1 を微調整することによって高精度の出力電 圧を得るボルテージ・レギュレータの出力電圧の調整方 法を得ることである。

*クIC化されたボルテージ・レギュレータの出力電圧調 整方法に関する。

[0002]

【従来の技術】従来のボルテージ・レギュレータの回路 図を図2に示す。この回路は、基準電圧回路1、抵抗R 1 とR2 からなる抵抗群2、誤差増幅器3、出力トラン ジスタ4の4つの要素から構成されている。出力電圧V は抵抗群2で分割され、誤差増幅器3の+側へ入り、 - 側に入る基準電圧回路1の出力電圧と比較される。そ がそれぞれ2ºR(m=0,1,2,—)である直列に 10 して、その出力が出力トランジスタ4を制御することで 出力電圧Voを一定に保っている。抵抗Roをレーザ・ トリミングすることによって、出力電圧Voを調整でき るようになっている。

> 【0003】従来、この抵抗R」には図3に示すよう に、i番目の抵抗値が基本抵抗Rの 2^{i-1} 倍(i=1, 2, 3一)であるような抵抗が直列に接続され、各抵抗 はレーザ・トリミングによってカットすることが可能な リンク部材でショートされている。この抵抗R」を使っ た出力電圧Voの調整方法は次のようになる。まず、出 20 力電圧Vo はこの回路の構成から式(1)のように表わ される。

[0004]

※り立つような係数ai を求め、ai =1となる番号iの 抵抗が直列接続されるようにリンク部材を断線すること で、抵抗R1をつくる。すなわち、

[0005]

【数1】

----- (1)

★[0008]

【課題を解決するための手段】上記課題を解決するため に、この発明は基準電圧回路と、抵抗と誤差増幅器と出 カトランジスタとからなるCMOSモノリシックIC化 されたボルテージ・レギュレータにおいて、前記抵抗を i番目の抵抗値が2i-1×Rの2®×Rの直列抵抗群 と、i番目の抵抗が2^H×Rの2ⁿ×Rの抵抗群とを直 列接続した構成を含むようにし、まず2°×Rの抵抗群 40 の中から、2ⁿ ×Rの抵抗群で調整できる範囲内で、所 望の抵抗値より小さくなるようにリンクカットし (粗調 整)、出力電圧を測定し、その出力電圧と所望の出力電 圧の差△Varに相当する抵抗を2"×Rの抵抗群の中か らリンクカットすることで出力電圧Vo の高精度な調整 (微調整)が図れるようにした。

[0009]

【作用】上記のように構成されたボルテージ・レギュレ ータにおいては、2º×Rの抵抗群で調整しきれなかっ た分を2n×Rの抵抗群で微調整することで、出力電圧 ★50 V₀ を高精度に調整できる。

11/17/06, EAST Version: 2.1.0.14

3

[0010]

【実施例】以下に、この発明の実施例を図に基づいて説 明する。図1は図3の抵抗R1を改良したもので、4個 の直列抵抗群ra (m=1~4)と3個の直列抵抗群r n(n=1~3)とレーザ光線によってカット可能なり ンク部材 $L_n = (m=1\sim4)$ 、 $L_n (n=1\sim3)$ か らなる。各抵抗と並列にレーザ光線によって切断できる リンク部材が配置されている。

【0011】以下、調整法について説明する。まず、基 準電圧回路1の基準電圧値 V_{ref} を測定し、式(1)か 10 きく見積もって+10%とし、10k Ω に最も近くなる ら所望の出力電圧Vo が得られる抵抗比(R1 + R2)/ R2を求め、その抵抗比から抵抗R1の値を計算する。 *

 $R_1 = r_{m1} + r_{m4} = 1$. $1 k \Omega + 8$. $8 k \Omega = 9$. $9 k \Omega$

となる。ここで、出力電圧Voを測ってみた結果、実際

は誤差は-10%で $R_1=8.1$ kΩであったとする。 % $R_1 = 8.1 k\Omega + r_{n2} = 8.1 k\Omega + 1.8 k\Omega = 9.9 k\Omega$

とすることが可能となり、高精度の抵抗値Riが得られ ることになる。なお、図1ではraとして4本、rnと して3本の抵抗例で説明したが、一般論として、raを m本、rnをn本としても何ら変わるものではない。 【0013】以上の調整法をICウエハの各チップごと に実行すれば、ウエハ内で基準電圧Vrefが変動して も、バラツキの少ない高精度な出力電圧Vo が得られ る。なお、図2では正の出力電圧を持つボルテージ・レ ギュレータについて示しているが、図4のような負の出 力電圧を持つボルテージ・レギュレータの抵抗R3に、 図1に示すような抵抗を用いることで、同等の効果があ ることは明らかである。

[0014]

【発明の効果】以上説明したように、調整可能な抵抗群 30 を2º×Rと2º×Rの2つにすることで、高精度に出 力電圧が調整できるようになり、歩留りの高いボルテー ジ・レギュレータを提供できるという効果がある。

* そして、その値とするように4個の抵抗群の中からリン ク部材をカットする。次に出力電圧Voを測定し、所望 の出力電圧値Vour との差 ΔVo = Vour - Vo を計算 する。そして、ΔVo に相当する抵抗値を計算し、3個 の抵抗群の中からその値となるようにリンク部材をカッ トすることで微調整する。

4

【0012】一例として、図1において $R=1k\Omega$ であ る場合に、10kΩの抵抗を作るとする。 このときプロ セスのバラツキは±10%と仮定する。まず、誤差を大 ように選ぶと、

※その場合、r2 をさらに接続するためにリンク部材L2

★【図面の簡単な説明】

をレーザで切断することで、

【図1】本発明に用いられるボルテージ・レギュレータ の抵抗部の詳細な回路図である。

20 【図2】従来のボルテージ・レギュレータの回路図であ

【図3】図2の抵抗部の詳細図である。


【図4】従来の負の出力電圧を持つボルテージ・レギュ レータの回路図である。

【符号の説明】

- 1 基準電圧回路
- 2 抵抗群
- 3 誤差增幅器
- 4 出力トランジスタ
- 5 出力端子
 - γ 抵抗
- L リンク部材

٠3 準 電 圧 回 路 ·R2

【図2】



11/17/06, EAST Version: 2.1.0.14

